• 中文
  • English

Information dynamics

資訊動態

場效應晶體管(FET)測試技術及其應用

作者:東譜科技 瀏覽: 發表時間:2025-11-27 10:44:25


場效應晶體管(FET)測試技術及其應

1、定義

場效應晶體管(FET)測試技術是針對 FET 柵極(G)、源極(S)、漏極(D)三端施加精準的電壓 / 電流激勵,結合直流、交流、瞬態、可靠性、噪聲等多維度測量手段,量化 FET 靜態電學特性、動態響應、高頻性能及長期穩定性的核心表征技術;其覆蓋 MOSFET、JFET、GaN/SiC 寬禁帶 FET 等全品類器件,是 FET 研發工藝優化、量產質量管控、終端場景適配的關鍵支撐,直接決定器件性能驗證的準確性和系統應用的可靠性。

 

2、 FET 測試技術的核心原理與實操方法

(1)直流參數測試

核心原理

基於 FET 溝道導電機製,通過 SMU 精準控製 VGS、VDS,采集 ID、IG 等電流,繪製輸出特性(ID-VDS)、轉移特性(ID-VGS)曲線,提取靜態參數。

典型測試方法

閾值電壓(Vth)測試:

固定 VDS=0.1 V(線性區),從 0 開始掃描 VGS,當 ID 達到閾值電流(如 1 μA)時,對應的 VGS 即為 Vth;或采用 “外推法”:擬合線性區 ID-VGS 曲線,外推至 ID=0 時的 VGS,精度可達 ±0.01 V。

導通電阻(RDS (on))測試:

設定 VGS>Vth(如 10 V),使 FET 飽和導通,施加額定 ID(如 50 A),測量 VDS,計算 RDS (on)=VDS/ID;需測試不同溫度(-40~150℃)下的 RDS (on),評估溫度系數。

擊穿電壓(BVDS)測試:

柵極短路(VGS=0),逐步升高 VDS,當漏極漏電流 ID>10 μA 時,記錄此時 VDS 即為 BVDS;測試時需限流,避免器件永久損壞。

(2)交流參數測試

核心原理

在 FET 直流偏置至工作區的基礎上,疊加 mV 級交流小信號,通過網絡分析儀測量 S 參數,擬合得到高頻參數。

關鍵流程

校準:先完成網絡分析儀端口校準,消除夾具寄生幹擾;

偏置設置:通過偏置 TeE 將直流偏置引入測試回路,避免幹擾交流信號;

頻率掃描:從 1 kHz 掃至 100 GHz,記錄電流增益 | h21|,擬合 | h21|=1 時的頻率即為 fT。

(3)瞬態 / 開關特性測試

核心原理

通過脈衝信號源施加柵極階躍電壓,用高速示波器采集漏極電流 / 電壓的瞬態變化,分析動態開關行為。

核心測試項

柵極電荷(Qg)測試:

積分柵極電流 - 時間曲線,分別計算柵源電容電荷(Qgs)、柵漏電容電荷、總柵極電荷;Qg 是開關損耗的核心決定因素,Qgd 越大米勒平台越明顯,開關延遲越長。

開關時間測試:

提取導通延遲(td (on))、上升時間(tr)、關斷延遲(td (off))、下降時間(tf),ton=td (on)+tr,toff=td (off)+tf;測試需匹配實際驅動電路。

(4)可靠性測試

核心原理

模擬極端工況或加速老化條件,施加應力後複測核心參數,通過 Arrhenius 模型預測器件壽命。

典型測試類型

高溫反向偏置(HTRB):150℃下施加 BVDS 的 80% 偏壓,持續 1000 小時,要求漏電流變化 < 20%;

高溫工作壽命(HTOL):125℃下按額定電流 / 電壓工作,持續 2000 小時,要求 RDS (on) 衰減 < 10%;

靜電放電(ESD)測試:按 HBM 模型施加 2000 V 衝擊,測試後器件參數無異常即為合格。

(5)噪聲測試

核心原理

在直流偏置下,通過低噪聲放大器(LNA)放大 FET 輸出的微弱噪聲信號,再用頻譜分析儀將時域信號轉換為頻域功率譜,提取 1/f 噪聲功率譜密度(SI)和噪聲系數(NF)。

應用價值

射頻低噪聲放大器(LNA)用 FET 需 NF<1 dB,避免噪聲淹沒弱通信信號;

1/f 噪聲強度可反映溝道缺陷密度,噪聲突增提示器件存在隱性缺陷。

 

3、FET 測試技術的核心應用場景

(1)器件研發與工藝優化

工藝參數驗證:通過 Vth、RDS (on) 的批量測試,驗證柵氧化層厚度、溝道摻雜濃度、源漏電極工藝的合理性;

新型 FET 研發:

GaN/SiC 寬禁帶 FET:測試 BVDS、RDS (on)、fT,優化外延層厚度 / 摻雜分布,平衡耐壓與導通損耗;

二維材料 FET:測試低電壓下的 gm、1/f 噪聲,優化溝道製備工藝。

(2)量產線質量控製

參數分選:按 Vth、RDS (on)(±5%)分檔,滿足不同應用場景需求;

工藝監控:實時追蹤批次間 Vth 標準差,若從 ±0.05 V 升至 ±0.15 V,預警光刻 / 摻雜工藝漂移;

次品篩查:通過漏電流測試,篩除柵氧化層缺陷導緻的漏電器件,良率提升可達 10% 以上。

(3)失效分析與故障定位

漏電失效:結合 CV 測試定位漏電源;

開關失效:通過 Qg、米勒平台分析,定位柵漏電容過大或驅動電路匹配不良;

老化失效:對比 HTOL 前後 RDS (on)、Vth 變化,溯源失效機製。



場效應晶體管(FET)測試技術及其應用
場效應晶體管(FET)測試技術是針對 FET 柵極(G)、源極(S)、漏極(D)三端施加精準的電壓 / 電流激勵,結合直流、交流、瞬態、可靠性、噪聲等多維度測量手段,量化 FET 靜態電學特性、動態響應、高頻性能及長期穩定性的核心表征技術;其覆蓋 MOSFET、JFET、GaN/SiC 寬禁帶 FET 等全品類器件,是 FET 研發工藝優化、量產質量管控、終端場景適配的關鍵支撐,直接決定器件性能驗證的準確性和系統應用的可靠性。
長按圖片保存/分享
4

推薦設備

首頁      產品中心      東譜實驗室      解決方案      新聞資訊     關於我們      聯系我們

電話:020-66834066 / 18565438025
郵箱:info@orientalspectra.com
網址:www.orientalspectra.com
地 址:廣州市天河區白沙水路長興創興港5棟

在線谘詢

您好,請點擊在線客服進行在線溝通!

聯系方式
聯系電話
020-66834066
上班時間
周一到周五
電子郵箱
info@orientalspectra.com
掃一掃二維碼
二維碼
添加工程師
添加微信好友,詳細了解產品
使用企業微信
“掃一掃”加入群聊
複製成功
添加微信好友,詳細了解產品
我知道了